19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭64-24232

⑤Int.Cl.4 識別	記号 庁内整理番号	④公開	昭和64年(1989)1月26日
G 09 F 9/30 3 H 01 L 27/12	2 7 7370-2H 3 8 7335-5C A-7514-5F 1 1 A-7925-5F		発明の数 1 (全5頁)

母発明の名称 薄膜トランジスタマトリクス

②特 願 昭62-181922

②出 願 昭62(1987)7月20日

⑫発 明 者 市 村 照 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑫発 明 者 川 井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内 油本川県川崎末市原区 LA Ret1015新地。第

②発 明 者 英 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 井桁 貞一

明 細 書

1. 発明の名称

薄膜トランジスタマトリクス

2. 特許請求の範囲

透明絶縁性基板(1) 上にマトリクス状に配列された画素対応の薄膜トランジスタ(4) 及び該薄膜トランジスタにより駆動される表示セルの画素電極(5) と、前記画素の行方向に配設されたゲートパスライン(3) 及び列方向に配設されたドレインパスライン(2) とを具備する薄膜トランジスタマトリクスにおいて、

前記ドレインバスライン(2) と前記ゲートバスライン(3) および前記薄膜トランジスタ(4) 上を被覆する不透明な導電膜(7) を保護絶縁膜(6) を介して形成したことを特徴とする薄膜トランジスタマトリクス。

3. 発明の詳細な説明

〔概 要〕

本発明は、薄膜トランジスタ (TFT) マトリクス液晶表示装置の構造、特にTFTマトリクスに関し、

画素電極とドレインバスラインとの間の容量を 減少させ、ドレインバスラインの電位による画素 電極の電圧変動の防止と、光によるリーク電流の 発生を防止するため動作半導体層の遮光とともに、 ブラックストライブを設けるという課題を一挙に 解決することを目的とし、

透明絶縁性基板上にマトリクス状に配列された 画素対応の薄膜トランジスタ(TFT)及び該電膜トランジスタに駆動される表示セルの画素を極 と、前記画素の行方向に配設されたゲートバスライン及び列方向に配設されたドレインバスラン とを具備する薄膜トランジスタマトリクスにステ で、前記ドレインバスランと前記ゲートバスラインとが で、および前記薄膜トランジスタ上を被覆する不 透明な導電膜を保護絶縁膜を介して形成した構成 とする。

〔産業上の利用分野〕

本発明は、TFTマトリクス液晶表示装置の構造、特にTFTマトリクスに関する。

〔従来の技術〕

鮮明な画像を得るには画素電極の電圧を正確に制御する必要がある。しかしバスラインとの容量結合が生じ、画素電極の電圧が変動してしまう。このため、画素電極の電圧変動を抑える構造が必要である。

第4図(a)は従来のTFTマトリクスの構造を示す図で、図中、1はガラス基板、2はドレインバスライン、3はゲートバスライン、4はTFT、5は両素電極である。同図に示すように、従来のTFTマトリクスは、ドレインバスライン2と画素電極5とが、接近して配置された構造を有する。

そのため、画素電極5とドレインバスライン2 との間に容量Cosが生じる。

この容量 Cosは、同図(b)に見られる如く、画素 電極 5 及びドレインバスライン 2 表面同士の間の

作半導体層に光が入射するとリーク電流が流れる という問題があり、一方では鮮明な画像を得るた めにブラックストライプを設けることがのぞまれ ている。

本発明の目的は、画素電極とドレインバスラインとの間の容量を減少させ、ドレインバスラインの電位による画素電極の電圧変動の防止と、光によるリーク電流の発生を防止するため動作半導体層の遮光とともに、ブラックストライプを設けるという課題を一挙に解決することにある。

(問題点を解決するための手段)

本発明においては、第1図(a)、(b)に示すように、ガラス基板1のような絶縁性基板上に形成されたドレインバスライン2、ゲートバスライン3、およびTFT4の上に、保護絶縁膜6を介して不透明な導電膜7を形成したものである。

この導電膜7を接地端に接続すれば、上記導電膜を常に低電位に保持することによりシールド膜とすることができる。なお、上記第1図向は、同

容量成分 Cost と裏面同士の間の容量成分 Cost とからなり、従って Cos = Cost + Cost で表される。

上記容量 Cosによってドレインバスライン 2 と 画素電極 5 とが結合され、ドレインバスライン 2 の電圧変化によって、画素電極 5 の電位が容易に 変動する。

またTFTの動作半導体層はa-Si(アモルファス・シリコン)層を用いて形成されているため、光によるリーク電流が生起されるという問題がある。更に鮮明な画像を得るためにコントラストを高めることを要請されており、そのためにはブラックストライプを設けることが望ましい。

〔発明が解決しようとする問題点〕

上述したように従来のTFTマトリクスの構成では、 画素電極 5 とドレインバスライン 2 との間の容量 Casに二つの容量成分を含むので、 その値が大きくなり、 そのため画素電極 5 の電位がドレイン電圧の変化によって容易に影響され、また動

図(a)の一点鎖線Aで示す部分の断面図である。

〔作 用〕

上記導電膜7を接地端に接続すれば、その電位は常に接地電位に保持される。従って導電膜7は画素電極5とドレインバスライン2間のシールド膜として働き、前述の寄生容量Cnsから容量成分Cnsi がなくなり、その結果裏面同士の間の容量成分Cnsi のみが残留することとなる。

この二つの容量成分の大きさは、Cosz を構成するガラスの誘電率 εz は 4 程度であるのに対して、Cosi を構成する液晶の誘電率 ε には10~15程度で εz の約 3 倍程ある。従って Cosi は Cosz の凡そ 3 倍程度あるので、これが無くなることにより、 画素電極 5 とドレインバスライン 2 間の容量 Cosは従来の約 1 / 4 に減少する。 そのため、 画素電極 5 の電位 V cc に対するドレインバスライン 2 の電位 V cc に対するドレインバスライン 2 の電位 V cc に対するドレインバスライン 2 の電位 V cc の影響は非常に小さくなり、 望ましくない電圧変動が抑制され、良好な画質が得られる。

また上記導電膜7はTFT4を被覆しているので、光はTFT4には入射せず、従って光によるリーク電流が生起されることはない。

更に、上記導電膜 7 はドレインバスライン 2 とともにゲートバスライン 3 の上を被覆するよう配設しているので、各画素は導電膜 7 で取り囲まれた構成となる。この導電膜 7 は不透明膜であるため、これはブラックストライプとして働く。

〔実 施 例〕

以下第2図(a)~(i)により本発明の一実施例を、その製造工程とともに説明する。なお同図は前記第1図(b)と同様に、第1図(a)の一点鎖線Aで示す部分の断面図である。

先ず同図(a)に示すように、ガラス基板1のような絶縁性基板上に、厚さ約800Åのクロム(Cr)層と約1μmのアルミニウム(Aℓ)層からなるドレインバスライン2、及び同図には示していないが厚さ凡そ800ÅのTi(チタン)層からなるゲートバスライン3〔前記第1図参照〕を選択的

次いで同図図に示す如く、Cr, A & 層からなる不透明な導電膜7を形成する。

次いで同図的に示す如く、上記導電膜7上に該 導電膜7のパターニング用のレジスト膜11を形成 する。このレジスト膜11は上記不透明な導電膜7 を残留させる領域、即ちドレインバスライン2、 ゲートバスライン3、およびTFT4上を被覆す るパターンとする。

次いで同図(i)に示すように、上記レジスト膜11をマスクとして導電膜7の露出部を選択的に除去して、導電膜7を各ドレインバスライン2、ゲートバスライン3、およびTFT4の上部に残留させ、該残留した導電膜7を、図示はしていないが接地用端子に接続する。この後、上記マスクとして用いたレジスト膜11を除去する。

以上のようにして得られたTFTマトリクスは、 前述したように、各ドレインバライン2, ゲート バスライン3, およびTFT4上を保護絶縁膜6 を介して導電膜7が被覆し、この導電膜7は接地 用端子に接続されている。そのため、この導電膜 に形成する。

次いで同図(b)に示すように、その上を例えば厚さ約1μmのポリイミド膜のような保護絶縁膜 6を被覆する。

次いで同図(c)に示す如く、上記保護絶縁膜 6 上にドレインバスライン 2 , ゲートバスライン 3 , およびTFT 4 上部を被覆するレジスト膜 8 を形成する。

次いで同図(d)に示すように、上記レジスト膜8をマスクとして酸素(Oェ)を用いてプラズマエッチングを施し、保護絶縁膜6の露出部、即ちドレインバスライン2、ゲートバスライン3、およびTFT4上以外の不要部を選択的に除去する。この後、レジスト膜8を除去する。

次いで同図(e)に示すように、画素電極5の形成 部以外を被攬するレジスト膜9を形成する。

次いで同図(f)に示すように、インジウム・錫酸化物(ITO)層10を形成し、その後上記レジスト膜9を除去することにより、レジスト膜9上に被着したITO層10の不要部を同時に除去する。

7は常に0電位に保たれる。そのため、画素電極 5とドレインバスライン2間は導電膜7によって シールドされていることとなり、第3図に見られ る如く画素電極5の電位Vicは、ドレインバライン 2の電位Voの変動による影響を受けることが なく、鮮明な画質が得られる。なお同図には比較 のため、従来構造における画素電極電位 Vicの変動 のため、である。これと比較して本発明では、ド レインバスライン2の電位 Voの変動の影響が、 非常に小さくなったことを理解できよう。

また本実施例の不透明な導電膜7は各TFT4 上を被覆しているので、TFT4は遮光され、た とえ光が入射してもその影響を受けることがなく、 従って光によるリーク電流が生じることがなく、 安定な動作が可能となる。

更に、本実施例の導電膜7は直交配置されたドレインバスライン2とゲートバスライン3の双方を被覆しているので、各画素はこの導電膜7で取り囲まれたこととなる。この導電膜7は不透明であるので、表示上ではプラックストライプとして

特開昭64-24232 (4)

働くこととなる。

このように多目的に作用する不透明な導電膜7を本実施例では、膜形成工程とこれのエッチング 工程を1回実施するのみで形成できるので、製造 は容易である。


なお本発明は、スタガード型及び逆スタガード 型薄膜トランジスタマトリクスの何れにも適用で きる。


(発明の効果)

以上説明した如く本発明によれば、容量結合による画素電極の電圧変動を抑制することができ、 且つTFTの光によるリーク電流の発生が防止されるので、特性が動作特性が安定となり、鮮明な 画像を得るためのこまかな電圧制御が可能となる。 しかも、各画素にはブラックストライブが配設されるので、画像が鮮明となる。

4. 図面の簡単な説明

第1図(a), (b)は本発明の原理説明図。





本発明原理説明图 第 1 図

第2図(a)~(i)は本発明一実施例の説明図、


第3図は上記一実施例の各部の電圧を示す波形 図、

第4図(a), (b)は従来のTFTマトリクス説明図である。


図において、1 は絶縁性基板、2 はドレインバスライン、3 はゲートバスライン、4 はTFT、5 は画素電極、6 は保護絶縁膜、7 は導電膜を示す。


代理人 弁理士 井 桁 貞

















本発明-実施例説明四 第 2 図







従来のTFTマトリウス説明図 第 4 図